Rambus宣布PCIe 5.0控制器与物理层设计解决方案_Rambus开发了一套基于7nm工艺的全面型P

"multi_version":false

Rambus 开发了一套基于 7nm 工艺的全面型 PCIe 5.0 与 CXL 接口解决方案，现已面向 SoC 设计者开放使用授权，以便其更快地将支持 PCIe 5.0 / CXL 的硬件推向市场。据悉， Rambus 的 PCIe 5.0 解决方案，包括了一个最初由 Northwest Logic 开发、向后兼容 PCIe 2.0 / 3.0 / 4.0 的主控核心（最近被 Rambus 收购），以及一个支持 CXL 的物理层（PHY）。

（题图 via ）

这套解决方案支持每通道 32 GT/s 的数据传输速率，并针对先进的 7 nm FinFET 工艺技术而设计。除了 IP 本身， Rambus 还将提供设计、集成和支持服务，以加速客户的研发进程。

Rambus 相信，其 PCIe 5.0 解决方案将被人工智能（AI）、高性能计算（HPC）、存储和 400 GbE 网络应用处理器开发商所采用。