浅谈RISC-V指令集的基本指令格式和立即数操作_在以前的文章中

在以前的文章中，我分享了RISC-V在设计的初衷，除了可以被通用软件开发使用之外，还有一个目的就是，可以支持更多定制化的设计。也就是说，用户可以在基本指令集上面，进行一个或者多个的指令集扩展操作，但是有一个条件，不能再重新定义基本指令集。也就是说，任何一款基于RISC-V指令集的处理器，都要能够支撑整数基本指令集。可以看出基本指令集的重要性。

基本指令格式

那么今天我们就继续来分享一下，在基本指令集体系机构中（ISA），四种核心指令格式（R/I/S/U）。基本指令格式如下图所示：

图一 RISC-V 基本指令格式

从上图中，我们可以看出这四种核心指令格式有以下三个特点：

所有指令的长度固定，都为32位，以4字节边界对齐；源寄存器rs1\rs2，以及目标寄存器rd的位置保持不变；将立即数的符号位放置在最左边，方便进行符号扩展。如果出现了条件分支或者无条件转移情况，并且地址没有按照4字节对齐时，就产生一个地址不对齐的异常。另外，为了指令译码简单，RISC-V ISA将rs1、rs2和rd寄存器放在相同位置，这导致立即数不同比特被分散开。例如，当需要加载一个32位立即数时，通常由load指令给出高20bits，常规指令给出低12bits，两个共同拼为32bits。