量子位的数量


量子位的数量


文章图片


量子位的数量


文章图片


量子位的数量


文章图片


最有希望实现大规模普及的途径 , 量子计算都需要量子纠错 , 一种能够模拟理想的技术 , 使用实际噪声量子位的量子计算错误低于容错阈值 。 使用最原谅的方法 , 比如二维曲面编码 , 这些错误阈值可以高达1% , 这是现在的水平通常在几个量子比特平台上实现 。 然而这些方法还需要一个可扩展的平台非常多的量子位 。 开发可扩展的量子比特阵列构成了最严格的障碍之一领域 , 即使是最有前途的平台 。



硅集成电路是原型例如可伸缩的电子平台 , 现在持有晶体管数量超过数十亿美元 。 这种卓越的整合水平基于硅材料技术数十年的进步 , 这些技术对高质量自旋量子位的发展也至关重要 。 集成电路的一个关键架构方面是通过字行和位行方便地使用并行寻址对大型位数组进行快速读写操作 。 不幸的是 , 这种方法不能直接应用于规模量子位数组 。 与晶体管不同 , 量子位元的容忍度是小 , 因此需要单独的可调性 。



这里 , 我们展示了一种高级的并行寻址架构硅自旋量子位和高度重复误差的集成修正方法如地面代码 。 另外 , 我们展示单个量子位的稳定性是通过浮动存储器获得的栅电极可以定期重置 , 类似于动态随机存取存储器系统 。 总之这些允许一种平台的设计 , 其中的寻址行数以可伸缩的方式与成比例增长 。



硅很早就被认为是一种量子位的数量 , 在实验的开创性工作中有前途的平台 , 导致许多新颖的建筑 , 一个关键的和对比的特点我们的方法是 , 每个架构组件都是基于提供现有设备和商业可用技术一种可伸缩的解决方案 。 结果是物理架构 。 我们建议的总体架构是从一个硅片开始 , 包括一个同位素富集硅层 。 在制造之后 , 最上层是经典电路和硅底层是量子电路 。 这些都是相互联系的通过金属线穿透氧化物区域 。



制造可以单片地进行 , 从单个晶圆 , 或包括倒装芯片技术 , 使建设两个电路分别的 。 我们关注的是单自旋量子位局限在量子点中 。 在这方面取得了巨大进步 , 技术使特征尺寸变得很好 , 低于量子点定义的最低要求 。 然而 , 我们设想的小的可接受的容忍水平量子位需要一定数量的控制线来实现可调 。 在密集的数组中 , 这组需求将随后确定可扩展结构的最小量子位大小 。



为完成量子比特控制 , 我们用一个浮动门来控制量子点定义与单个浮动门之间的量子比特耦合每个量子位 。 一条数据线连接到每个对应的\u0002响应量子位 , 以调整量子位共振频率 , 而另一个连接到每个来控制量子位元之间的交换耦合 。 提供单个、行或全局量子位寻址 , 数据行是由字行和位行的组合控制 。 所需的控制电路包括六个连接的晶体管数据线通过字线和位线到达浮动门 。 该电路可扩展到多个门 。


【量子位的数量】为简单起见我们只展示了一种j门控制结构 , 而一个可扩展结构包含两个 。 一个可扩展元件的物理电路大小 , 如 , 将高度依赖于具体的细节所使用的制造工艺 。 然而 , 通过假设栅极与掺杂之间的最小宽度和间隔区域大小等于最小特征λ , 经典电路占用面积每量子位 。 特征尺寸为纳米就可以了 。

    推荐阅读