锐龙3000封装揭秘：4核到16核不换接口真难( 二 )_AMD近日在美国洛杉矶举办年度技术大会

chiplet多芯片封装之下，不同的IP模块可以选择最适合、最经济的工艺，比如锐龙三代的CPU部分是7nm，重点提高性能，IO输入输出部分则是12nm，节约成本也保证所有核心、缓存之间的延迟保持一致。

多芯片的最大难题就是互连效率，AMD为此早就设计了Infinity Fabric总线，现已升级到第二代，在性能、功耗、扩展性各方面都有大幅升级，是确保锐龙、霄龙模块化设计的根基。

这是锐龙三代的内部结构简图，包括一个或两个CPU Die(CCD)，每个最多8核心16线程、32MB三级缓存，还有一个I/O Die(cIOD)，Infinity Fabric总线控制器、内存控制器、安全模块、PCIe/USB控制器、时钟发生器和其他各种IO都在这里。

每一个CPU Die都通过新设计的GMI2高速总线(当年HT总线的全新升级版)与I/O Die互联，而且两个CPU Die之间没有互通，这样虽然看起来有点绕路，但能确保所有核心、缓存延迟的一致性。

而不管内部芯片布局和结构怎么变，对外都得继续兼容AM4，这就对封装提出了极高的挑战。

锐龙3000封装揭秘：4核到16核不换接口真难( 二 )