Ice Lake架构深度解析Intel的雅典娜女神(12)_IceLake是Intel下一代平台的架构代号

不过将TB控制器集成到CPU内部也使得整个System Agent的IO部分更为复杂了，上面是一张详细的原理图，一个Type-CIO路由（图上名为CIO Router）拥有两条PCI-E 3.0 x4与CPU相连，而CPU内部的显示控制引擎（图上的Display Engine）也要与这个Type-CIO路由相连，以控制Type-C接口所处的状态，并决定发送的信号。同时还有USB的xHCI也要跟Type-CIO连接，还要管理整个的内存统一性……

复杂的结构所导致的就是整体的延迟会增加， Intel将原因归结在电源控制上面，原本分离式的芯片很容易管理电源状态，但是整合进来之后每一个部分都有自己的电源状态需要管理，需要更为精细化的电源管理系统，而这就增加了总体的延迟。不过更为精细化的电源管理还是有好处的，那就是可以提高能耗效率， Intel方面称满载的一个TB3接口的芯片外加链路层将使用300mW的功率，四个加起来也只有1.2W 。

值得一提的是， Intel已经做好了对于USB4的兼容，不过考虑到目前USB4仍处于草案阶段，不排除未来的修改使得兼容失效。不过目前只是针对Ice Lake的移动版本进行架构分析，当然也不排除Intel在桌面级的Ice Lake上面同样保留内部TB控制器。