黑磷隧道场效应晶体管TFET，更快的速度和超低功耗集成电路的突破( 三 )_图A：由黑磷2D材料的厚度变化形成的异

晶体管的不断缩小一直是当前信息技术成功发展的关键。然而，随着摩尔定律因功耗增加而达到极限，迫切需要开发新的替代晶体管设计。

在进一步缩小晶体管尺寸的同时，要降低开关和待机功耗，就必须克服亚阈值摆幅的热电子极限，该极限被定义为亚阈值范围内每十倍电流增加所需的电压。为了减少CMOS电路的开关和待机功率，降低晶体管的亚阈值摆幅至关重要。

然而，由于热载流子注入， CMOS晶体管存在60mV/dec的基本亚阈值摆幅极限。《国际设备和系统路线图》已经预测，在不久的将来，将需要采用CMOS以外的新材料制成的具有新几何形状的新器件，以应对缩小晶体管尺寸的挑战。特别是，由于可以将TFET的亚阈值摆幅大大降低到60mV/dec的热电子极限以下，因此建议将TFET作为CMOS晶体管的主要替代产品。 TFET通过量子隧穿操作，这不会像CMOS晶体管的热注入那样限制亚阈值摆幅。

特别是，异质结TFET具有提供低亚阈值摆幅和高导通电流的巨大潜力。高导通电流对于晶体管的快速运行至关重要，因为将设备充电至导通状态需要花费较长时间且电流较低。与理论上的预期不同，由于异质结中的界面问题，以前开发的异质结TFET的导通状态电流比CMOS晶体管低100-100000倍（慢100-100000倍的运行速度）。这种低运行速度阻碍了用低功耗TFET替代CMOS晶体管。