FPGA保持灵活性同时拥有ASIC级AI性能是可实现的吗?( 四 )

AI处理器的硬件挑战

但是 , 芯片的通用也就意味着算力难以做到极致 , 并且 , 不同的数据类型和精度对处理器的性能的要求又不相同 , 想要同时满足算力和通用性的要求 , 半导体制程的提升是最为直接的方法 。 过去30年 , 摩尔定律带来了显著的计算能力的提升 , 半导体制程从微米跨越到了纳米级 , 如今的计算机处理速度也可以达到每秒千万亿次(1015 FLOPS) 。

2018年 , 10nm和7nm的芯片已经开始量产 , 但CMOS器件的横向尺寸接近几纳米 , 厚度只有几个原子层 , 想要继续靠工艺制程提升晶体管密度带来处理性能的显著提升 , 技术上难度越来越高 , 成本也让越来越多的芯片公司望而却步 。

除了半导体工艺 , 当运算能力达到一定程度 , 访问存储器的速度无法跟上运算部件消耗数据的速度 , 再增加运算部件也无法得到充分利用 , 这个冯诺依曼架构的瓶颈(内存墙)也阻碍了AI芯片算力的提升 。

显然 , 不断迭代的算法、不同AI模型的数据类型需求、与日俱增的数据量 , 都推动承载AI算法的AI芯片不断创新 。

推荐阅读