易坊好文馆

  1. 首页 > 玩科技 >

媒体滚动|台积电5nm技高一筹 三星不服：疯狂投入想要逆袭( 二 )


李在镕8月假释出狱后 ， 立即宣布未来3年投入240兆韩元（约2050亿美元）， 巩固该公司在后疫情时代科技产业的优势地位 ， 称该公司的3nm制程采用环绕闸极技术（Gate-All-AroundGAA）不会输给竞争对手、也就是台积电 。
三星3nm制程研发规划分为2个阶段 ， 第一代的GAA GAE（GAA-Early）与第二代3nm GAP（GAA-Plus） ， 2019年称3nmGAE制程2020年底前展开风险试产 ， 2021年开始量产 ， 但目前未见踪影 ， 外界认为将延迟到2023年才会量产 。
三星就算宣称3nm正式流片 ， 预计2022年上半年量产 ， 但跟先前IBM宣称推出全球首款2nm GAA技术 ， 虽然证实技术的可行性 ， 重点仍在于制程的良率问题 ， 能否脱离实验室大规模量产 。
三星也强调 ， 与5nm制程相比 ， 其首颗3nm制程GAA技术芯片面积将缩小35% ， 性能提高 30% 或功耗降低 50% 。 三星也表示3nm制程良率正在逼近4nm制程 ， 预计2022 年推出第一代 3 nm 3GAE 技术 ，， 2023 年推出新一代3 nm 3GAP技术 。
在制程工艺方面 ， 三星一直与IBM保持着密切的合作 。 近期 ， 这两家公司宣布推出了一种创新技术 ， 名为VTFET ， 它的凸出特点是允许晶体管在垂直方向上堆叠 。 不仅有助于缩Chiplet的尺寸 ， 还能够使之变得更加强大和高效 。
此前的2D半导体芯片 ， 都是水平放置在硅表面上的 ， 而电流则沿着水平方向去流动 。 得益于3D垂直设计 ， 新技术将有助于突破摩尔定律的性能限制 ， 以达成更高的能源效率 。
与当前的FinFET相比 ， VTFET 有望带来翻倍的性能、以及高达 85% 的效率提升 。 此外 ， 由于降低了静电和寄生损耗（SS=69/68 mV/dec 且 DIBL= <30mV） ， VTFET有望提供出色的工作电压和驱动电流 。
研究人员使用VTFET制作了功能性环形振荡器（测试电路） 。 结果发现 ， 与横向参考设计相比 ， 新技术可减少 50% 的电容 。
不过 ， 三星和IBM并没有给出VTFET技术的商业化和量产时间表 。
除了制程技术 ， 近期 ， 三星在芯片封装方面也有创新方案推出 。 11月 ， 三星宣布 ， 已与Amkor Technology联合开发出混合基板立方体 （H-Cube） 技术 ， 这是其最新的 2.5D 封装解决方案 。
2.5D 封装使逻辑芯片或高带宽存储器 （HBM） 能够以小尺寸放置在硅中介层的顶部 ， H-Cube 技术采用混合基板与能够进行精细凸块连接的细间距基板和高密度互连 （HDI） 基板相结合 ， 以实现大尺寸的 2.5D 封装 。
随着HPC、AI 和网络应用细分市场对规格的要求不断增加 ， 随着安装在一个封装中的芯片数量和尺寸的增加或需要高带宽通信 ， 大面积封装变得越来越重要 。
对于包括中介层在内的硅芯片的附着和连接 ， 细间距基板是必不可少的 ， 但随着尺寸的增加 ， 价格会显着上涨 。 当集成6个或更多 HBM 时 ， 大面积基板的制造难度迅速增加 ， 导致效率下降 。 三星通过应用混合基板结构解决了这个问题 。

推荐阅读


上一篇：IT|冬季风暴来临叠加机组人员短缺 美国航班取消问题持续

下一篇：IT之家|苹果新款MacBook Air将拥有“略快”的Apple Silicon M2处理器